Phase Detector Circuit：

　　此電路是將電壓控制延遲電路的輸出與系統的參考時序做比較,而使 charge pump電路充電或放電。其基本操作原理 是利用主從式的架構,使電路工作於正緣觸發,每一集由二個傳輸閘及二個反向器做成,形成具有靜態栓鎖（static latch）的 電路,因此可以避免雜訊的干擾及工作於高速 的電路中,因此採用此電路可以使參考時序(reference clock)與電壓控制延遲 電路(Voltage control delay line)相位些微變化量反應於charge pump電路中,而使電路的整體相位獲得補償及修正。 架構如下所示：




　 回上一頁